Samsung Electronics participará en la transición a máscaras grandes de 12 pulgadas... busca asegurar la productividad del proceso High-NA EUV

Samsung Electronics participará en un consorcio de desarrollo para convertir las fotomáscaras de 6 pulgadas existentes en máscaras grandes de clase 12 pulgadas en colaboración con ASML. Esto se debe a que, a medida que los circuitos de los semiconductores se vuelven más minúsculos, el cambio en las especificaciones de la máscara, que es el original del circuito, se está convirtiendo en un desafío esencial.

La limitación del 'Medio campo' de High-NA EUV, donde el área de exposición se reduce a la mitad

Según el video de Impossible Engineering - New IT Technologies, el High-NA EUV, que es el equipo de litografía de próxima generación, tiene una apertura numérica (NA) de 0.55, que es más alta que la del EUV existente (NA de 0.33). Esto permite implementar patrones aproximadamente 1.7 veces más pequeños que con los equipos existentes, pero también conlleva restricciones físicas. Debido al proceso de concentrar la luz en un ángulo más amplio, surgen problemas de reflexión de la luz que llega a la máscara, y para resolver esto, se ha adoptado el método de óptica Anamorphic, que reduce un lado a un cuarto y el otro a un octavo.

Este método permite imprimir circuitos de manera más detallada, pero reduce exactamente a casi la mitad el área que se puede imprimir con una sola exposición (límite de retícula), pasando de los 858 mm² existentes a 429 mm². El video explica este fenómeno como el problema del 'Medio campo'. Los chips GPU grandes como el A100 (826 mm²) o el H100 (814 mm²) de NVIDIA están cerca del tamaño que se puede imprimir de una sola vez con el EUV existente, pero si se aplica High-NA, se requerirá un proceso de 'Stitching' que consiste en dividir el chip en dos áreas para imprimirlas y luego unir las líneas de división.

El proceso de Stitching requiere un ajuste de posición preciso a escala nanométrica, y existe el riesgo de que ocurran fallos en el cableado si la luz se superpone excesivamente o es insuficiente en las áreas de unión. Para prevenir esto, aumenta la carga del proceso, como ensanchar el espacio entre el cableado cerca de los límites durante la etapa de diseño. De hecho, según las condiciones del equipo de ASML, existe un problema de degradación de la productividad: un equipo (EXE:5200B) que puede procesar 175 obleas por hora cuando no se utiliza el Stitching, reduce su capacidad a 135 obleas cuando se utiliza el Stitching.

La estrategia centrada en la memoria de Samsung Electronics y SK hynix, y el cálculo de fundición de TSMC

Samsung Electronics ha establecido el objetivo de aplicar High-NA EUV por primera vez en la industria de la memoria para la producción en masa de DRAM avanzada en 2028. En el campo de la memoria, dado que el tamaño de los chips es relativamente más pequeño que el de las GPU, existe la ventaja de que el proceso es posible sin Stitching incluso dentro del área de exposición reducida de High-NA. Las empresas de memoria esperan el efecto de eliminar el 'Patronado múltiple', que simplifica los complejos procesos de fabricación, a través de High-NA. El video menciona, citando un anuncio de ASML, la posibilidad de que un trabajo que requería 3 máscaras con el EUV de 0.33 NA existente para un patrón específico, pueda procesarse con 1 sola máscara mediante High-NA.

SK hynix también se está preparando para High-NA con el objetivo de la producción en masa de DRAM en 2028. SK hynix ya había anunciado que en septiembre de 2025 instaló el EXE:5200B, un equipo High-NA para producción en masa de ASML, en su M16 Fab. Sin embargo, el "primero en la industria de la memoria" que apunta Samsung Electronics se refiere a la aplicación en la producción en masa de productos, mientras que el "primero" mencionado por SK hynix se refiere a la instalación del equipo, por lo que se analiza que el momento objetivo de ambas empresas es el mismo año 2028.

Por otro lado, la estrategia de TSMC, que posee una cuota de mercado de fundición del 72.5% (según el segundo trimestre de 2024), es diferente. Dado que TSMC debe implementar exactamente el diseño de grandes clientes de chips de IA como NVIDIA, calcula estrictamente el problema del Medio campo y la eficiencia de costos que ocurre al imprimir chips gigantes. TSMC determinó que el High-NA no es estrictamente necesario en el proceso A16 de 2024, y planea utilizar High-NA para la producción en masa en procesos avanzados a partir de 2030. TSMC también participará en la transición a máscaras grandes de 12 pulgadas, con la visión de preparar un sistema de exposición completo utilizando nuevas máscaras para 2033.

La innovación en la productividad que traerán las máscaras grandes de 12 pulgadas y las perspectivas futuras

El desarrollo de máscaras grandes de clase 12 pulgadas en el que participa Samsung Electronics es un movimiento para resolver fundamentalmente la carga de 'Stitching' mencionada anteriormente. Si se amplía el área original mediante especificaciones como el formato de 6x12 pulgadas, que extiende una máscara de 6 pulgadas hacia un lado, será posible imprimir chips grandes de una sola vez incluso con High-NA sin necesidad de Stitching. ASML explicó que, si se tiene éxito en la transición a máscaras grandes, la productividad del sistema High-NA podría aumentar hasta un 40%.

Actualmente, Intel está acumulando datos al implementar High-NA de la manera más rápida en la producción en masa de productos reales. Intel declaró que, a partir de septiembre de 2026, las obleas procesadas a través de High-NA han superado el 1,000,000 de unidades, y que el rendimiento es similar al del EUV existente. En última instancia, la observación de la industria es que la clave de la competencia de High-NA no es simplemente quién introduce el equipo primero, sino qué capa se aplica a qué chip para reducir el costo de fabricación y los pasos del proceso.