サムスン電子、12インチ大型マスクへの転換に参加…High-NA EUV工程の生産性確保を目指す

サムスン電子がASMLと協力し、従来の6インチフォトマスクを12インチ級の大型マスクへ転換する開発コンソーシアムに参加する。半導体回路が微細化するにつれ、回路の原版であるマスクの規格変更が不可欠な課題として浮上しているためだ。

露光面積が半分に減少するHigh-NA EUVの「ハーフフィールド」の限界

アンデル工学 - ITテクノロジー新技術の動画によると、次世代露光装置であるHigh-NA EUVは、従来のEUV（開口数0.33）よりも高い0.55の開口数（NA）を持つ。これにより、従来の装置よりも約1.7倍小さなパターンを実現できるが、物理的な制約も伴う。光をより広い角度で集める過程で、マスクに当たる光の反射問題が発生するため、これを解決するために一方向を4分の1、もう一方向を8分の1に縮小する「Anamorphic（アナモフィック）光学」方式を採用したためである。

この方式は回路をより細かく焼き付けることを可能にするが、一度の露光で焼き付けることができる領域（レチクルリミット）を、従来の858㎟から429㎟へと正確に半分ほど減少させる。動画ではこの現象を「ハーフフィールド」問題として説明している。NVIDIAのA100(826㎟)やH100(814㎟)のような大型GPUチップは、従来のEUVでは一度に焼き付けることができるサイズに近いが、High-NAを適用する場合、チップを二つの区域に分けて焼き付けた後に境界線を繋ぎ合わせる「Stitching（スティッチング）」工程が必要になる。

Stitchingの過程はナノメートル単位の精密な位置合わせが要求され、境界部分で光が過剰に重なったり不足したりする場合、配線不良が発生するリスクがある。これを防ぐために、設計段階で境界付近の配線間隔を広げるなど、工程上の負担が増大する。実際にASMLの装置条件によれば、Stitchingを使用しない時に1時間あたり175枚のウェハを処理できる装置（EXE:5200B）が、Stitchingを使用する場合、処理量が135枚に減少するなど、生産性低下の問題が存在する。

サムスン電子・SK hynixのメモリ中心戦略とTSMCのファウンドリ計算

サムスン電子は、2028年に先端DRAMの量産にメモリ業界で初めてHigh-NA EUVを適用するという目標を立てた。メモリ分野ではチップのサイズがGPUよりも相対的に小さいため、High-NAの減少した露光領域内でもStitchingなしで工程が可能であるという利点がある。メモリメーカーはHigh-NAを通じて、複雑な製造工程を単純化する「マルチパターニング」の除去効果を期待している。動画ではASMLの発表を引用し、特定のパターンで従来の0.33 NA EUVで3枚のマスクが必要だった作業を、High-NAでは1枚で処理できる可能性に言及した。

SK hynixもまた、2028年のDRAM量産を目標にHigh-NAを準備中である。SK hynixはすでに2025年9月、M16工場にASMLの量産用High-NA装置であるEXE:5200Bを設置したと明らかにした。ただし、サムスン電子が目標とする「メモリ業界初」は製品量産への適用を意味しており、SK hynixが言及した「初」は装置の設置に関するものであるという点で、両社の目標時期は同一の2028年であると分析される。

一方、ファウンドリ市場シェア72.5%（2024年第2四半期基準）を占めるTSMCの戦略は異なる。TSMCはNVIDIAなどの大型AIチップ顧客の設計をそのまま実現しなければならないため、巨大なチップを焼き付ける際に発生するハーフフィールド問題と費用対効果を厳格に計算する。TSMCは2024年のA16工程においてHigh-NAが必ずしも必要ではないと判断しており、2030年から先端工程にHigh-NAを大量生産に使用する計画だ。TSMCは12インチ大型マスクへの転換にも参加し、2033年までに新しいマスクを利用した全露光システムを準備するという構想である。

12インチ大型マスクがもたらす生産性革新と今後の展望

サムスン電子が参加する12インチ級の大型マスク開発は、前述した「Stitching」の負担を根本的に解決するための動きである。従来の6インチマスクを片側に長く伸ばした6x12インチ規格などを通じて原版領域を広げれば、High-NAにおいても大きなチップをStitchingなしで一度に焼き付けることができるようになる。ASMLは、大型マスクへの転換に成功した場合、High-NAシステムの生産性を最大40%まで高めることができると説明した。

現在、IntelはHigh-NAを実際の製品量産に最も早く投入し、データを蓄積している。Intelは2026年9月基準でHigh-NAを通じて処理したウェハが100万枚を超えており、歩留まりも従来のEUVと同水準であると明らかにした。結局、High-NA競争の核心は、単に誰が先に装置を導入するかではなく、どのようなチップにどのようなレイヤーを適用して製造単価を下げ、工程段階を減らすかにあるというのが業界の観測である。