SK hynix利用EUV技术加速实现超细电路

SK hynix通过使用波长仅为13.5nm的EUV技术克服衍射现象带来的技术壁垒，并已于2024年推出全球首款10纳米级第6代DDR5。

在半导体芯片上绘制微细电路的光刻（Photo）工艺，其核心在于操控光的技术。随着AI时代的到来，快速处理海量数据的需求日益增长，在单个芯片中嵌入更多元件和存储单元的“微缩化竞争”已成为半导体行业的焦点。

根据SK hynix发布的名为“Invisibles”的技术内容，光刻工艺始于在硅晶圆上涂布对光敏感的光刻胶（PR）。通过带有设计图的光掩模微细图形的光线，经由透镜后在晶圆上形成缩小的图像。根据受光区域是被去除（正胶）还是保留（负胶），会形成精细的明暗图案。

衍射现象造成技术壁垒，短波长EUV成为解决方案

随着图形变得愈发密集，技术难度也随之剧增。这是因为图形越微细，光线在通过狭窄缝隙时向多个方向弯曲的“衍射现象”就越严重。衍射光相互重叠会导致相邻图形的边界模糊，或者部分光线超出透镜范围，导致传递到晶圆上的图形信息减少。结果会导致电路模糊或无法正常形成，从而触及技术极限。

为了克服这一物理极限，极紫外光（EUV）工艺应运而生。光刻工艺的分辨率（区分两个相邻点的最小距离）随光波长的缩短而提高。使用波长仅为13.5nm的EUV，比现有ArF（氟化氩）工艺的波长短约14倍，能够一次性实现更精密的电路。这还有助于降低对以往需要分两次曝光的复杂“多重图形化（Multi Patterning）”技术的依赖。

从DRAM到LPDDR6，SK hynix优化超细工艺

SK hynix通过优化EUV工艺，不断突破存储微缩化的极限。自2021年首次在DRAM工艺中引入EUV以来，SK hynix已于2024年推出了全球首款开发的10纳米级第6代DDR5。紧接着，今年更是将超细图形技术应用于下一代存储产品系列，包括全球首个通过认证的10纳米级LPDDR6。

业界目前的目光正转向能够实现更高分辨率的“High NA（高数值孔径）EUV”。High NA EUV技术能够更精确地汇聚光线，是实现纳米（nm）级超细工艺的核心动力。SK hynix正基于这些光学技术的进步，致力于实现能够存储和处理更多数据的高集成度存储器。

来源：原视频（YouTube）